您好,欢迎访问 大连之家网!本站为行业企业信息平台,提供企业资讯与产品展示 网站首页 企业商铺大全 站点地图
大连之家网-品牌资讯

「苏州芯片逻辑综合哪家渠道稳」-「思立特尔」

更新时间:2026-10-21 23:41
参考价面议
产品型号SILITEL-SYN-28nm
品牌思立特尔(SILITEL)
发货地区江苏苏州
供应企业思立特尔

规格参数

共 6 项
品牌思立特尔(SILITEL)
服务类型逻辑综合 / 前端设计 / 后端设计 / Turnkey芯片设计
工艺覆盖130nm至12nm,含FinFET先进工艺
团队经验核心成员平均15年以上IC研发经验
交付记录30余个项目一次投片成功,累计交付100余个IP设计项目、近200个Turnkey芯片项目
项目周期根据工艺节点和设计复杂度评估,具体以项目方案为准

产品详情

思立特尔(SILITEL)为芯片设计公司、系统厂商及科研院所提供从RTL到GDS的逻辑综合与后端设计服务,覆盖130nm至12nm全工艺节点,核心团队平均15年以上IC研发经验,已完成30余个项目一次投片成功。适合需要稳定流片渠道、控制研发风险、追求长期性价比的芯片研发团队。

项目背景:一颗物联网芯片的逻辑综合困局

2024年,华东一家中型芯片设计公司启动了一款面向工业物联网场景的无线通信SoC项目。芯片规格已定,RTL代码完成约80%,团队却在逻辑综合环节遇到了瓶颈——公司内部缺乏具备55nm及以下工艺节点综合经验的工程师,此前两颗芯片均因时序收敛不理想导致流片延期,直接损失超过百万元。

更棘手的是渠道问题。该公司此前通过中间商对接FAB,不仅沟通链条长、排期不可控,综合阶段发现的时序违例问题也无法及时与后端和FAB端协同优化。客户的核心诉求很明确:找一个逻辑综合渠道稳、能对结果负责的技术服务方,而不是只做“跑工具”的单一环节外包。

服务方案:全流程协同的逻辑综合交付

思立特尔接手后,没有将逻辑综合作为孤立环节处理,而是从RTL审查入手,对时钟结构、复位策略、约束文件进行了系统性梳理。项目团队由具备16年以上ASIC设计经验的工程师主导,采用SMIC 55nm工艺平台,在综合阶段就引入后端布局布线的前瞻评估,提前识别拥塞热点和时序违例风险。

具体实施中,团队使用业界标准EDA工具完成综合与优化,通过SVN管理文件版本、JIRA跟踪设计问题,关键节点(约束冻结、综合完成、时序Signoff)均设置客户验收环节。综合完成后,团队直接衔接后端布局布线,避免了传统模式下前后端脱节导致的反复迭代。最终项目在两个半月内完成从综合到GDS交付,一次MPW流片成功。

产品参数

  • 工艺节点: 支持130nm/90nm/65nm/55nm/40nm/28nm/12nm(含FinFET)
  • 服务范围: 逻辑综合、DFT插入、布局布线、时序分析、物理验证
  • 约束管理: 支持SDC约束编写与审查,多时钟域、多电源域综合
  • 交付节点: 综合网表、时序报告、面积/功耗评估报告、GDS文件
  • 项目管理: Microsoft Project进度规划,JIRA问题跟踪,Confluence协作
  • 数据安全: 全套EDA服务器本地部署,VPN网关,支持远程至客户服务器工作

具体参数以实物为准,项目方案请咨询确认。

应用场景:从逻辑综合到流片的一站式覆盖

思立特尔的逻辑综合服务并非孤立存在,而是嵌入全流程IC设计交付体系中。在SoC/ASIC全流程设计场景中,公司提供从架构定义、RTL设计、功能验证、逻辑综合、DFT到后端布局布线的Turnkey服务,适配网络通信、AI计算等复杂芯片项目,已完成5G基站SoC后端实现等大型项目,具备多DSP、多CPU、32Gbps Serdes、DDR4 3200Mbps等复杂IP集成经验。

在MCU芯片场景中,公司支持ARM Cortex-M系列和RISC-V架构,涵盖低功耗设计、多电源域管理、eFlash集成,已完成智慧生活audio MCU、门锁MCU、OLED触控控制器定制MCU等项目,工艺覆盖UMC 55nm、SMIC 40nm/40eFlash等。在AIoT无线物联网场景中,公司曾用两个半月完成SMIC 55nm无线物联网芯片全部后端设计并一次MPW流片成功。

此外,公司对接台积电、联电、中芯国际、三星、GlobalFoundries、华虹宏力等主流FAB,以及通富微电、长电科技、华天等封测厂,提供从逻辑综合到流片、封装测试的全链条代理服务,客户无需在多环节供应商之间反复切换。

服务与交付:性价比体现在哪里

逻辑综合环节的性价比,不能只看单点报价。思立特尔的服务模式中,综合与后端由同一团队协同完成,减少了前后端反复迭代的时间成本;项目采用规范化的里程碑管理,进度可追踪、问题可追溯,降低了因延期导致的隐性损失;30余个项目一次投片成功的记录,意味着流片失败风险被前置管控,这对动辄数百万元流片费用的芯片项目而言,是最直接的长期价值。

公司支持灵活的合作模式:客户可选择从RTL到GDS的全流程委托,也可仅委托逻辑综合到后端设计,或单独的综合优化服务。设计数据在思立特尔内部EDA服务器环境处理,配备VPN网关和数据备份机制,同时支持远程至客户服务器工作的模式,设计代码可完全保留在客户端。

规格参数

  • 品牌: 思立特尔(SILITEL)
  • 服务类型: 逻辑综合 / 前端设计 / 后端设计 / Turnkey芯片设计
  • 工艺覆盖: 130nm至12nm,含FinFET先进工艺
  • 团队经验: 核心成员平均15年以上IC研发经验
  • 交付记录: 30余个项目一次投片成功,累计交付100余个IP设计项目、近200个Turnkey芯片项目
  • 项目周期: 根据工艺节点和设计复杂度评估,具体以项目方案为准

具体参数请咨询确认,以实际项目方案为准。

联系方式:思立特尔 18013140983

地址:苏州市高新区宝带西路1566号新锐科创中心2号楼903号

×
提交即表示同意平台与您取得联系。信息仅用于推广对接与投诉核实。