「苏州样片销售厂商」-「思立特尔」

思立特尔 SLTL-MPW-Shuttle-A 系列是面向芯片设计公司、系统厂商与科研院所的样片（MPW 拼版流片）销售与代理服务，由苏州思立特尔半导体科技有限公司提供。服务覆盖 130nm 至 12nm 主流工艺节点，对接中芯国际、台积电、联电、华虹宏力等 FAB 的 MPW 排期，并提供后端设计、DFT、封装测试一站式配套。核心卖点是「按需拼版、单团队对接、成熟流程降低一次投片风险」，适合预算有限、需要快速验证首版样片的团队。具体排期、面积与价格以实际拼版方案为准。

产品/项目说明：样片销售卖的是什么

样片（Shuttle / MPW）销售的本质，是帮客户把首版或小批量芯片以较低成本送上产线验证。思立特尔提供的不只是「买一个拼版席位」，而是把样片需求拆解为工艺选型、面积评估、后端实现、DRC/LVS 清理、流片代理与封测对接的完整链条。客户可以只采购拼版席位与流片代理，也可以连同 Netlist 到 GDS 的后端设计一并委托，减少在多家供应商之间来回协调。

公司 2019 年成立于苏州高新区，聚焦 IC 设计服务与 IP 方案，核心团队平均 15 年以上研发经验，多数来自高通、AMD、飞思卡尔、瑞昱等企业；2021 至 2025 年间累计交付 100 余个 IP 设计服务项目、近 200 个 Turnkey 芯片研发项目，并完成 30 余个项目一次投片成功。这些积累对样片阶段的价值在于：面积与 IO 规划、时序收敛、可测性设计等常见问题，能在流片前被提前识别。

性价比与长期价值

• 拼版共享掩模成本：样片按拼版面积计价，摊薄单颗芯片的 Mask 与流片开销，适合首版验证和小批量试产。
• 少一次返工即省一轮费用：后端与 DFT 由同一团队把关，减少因物理验证或测试覆盖率不足导致的二次流片。
• IP 资源复用：可调用 1660 余项常用 IP（Arm Cortex 系列、RISC-V、加密类自研硅验证 IP 等），减少重复开发投入。
• 一站式减少隐性成本：流片代理、封装测试对接、回片测试支持在同一体系内完成，降低多方沟通与排期损耗。

需要说明的是，样片并非适用于所有项目：对面积大、量产在即或对工艺有特殊要求的芯片，Full Mask 或直接量产排期可能更合适。思立特尔会根据项目阶段与预算给出建议方案，最终选择由客户决定。

应用场景

首版芯片验证：SoC/ASIC、MCU、AIoT 无线芯片等首版样片，用于功能与性能摸底。科研院所课题芯片：高校与研究院所的小面积验证芯片，配合数据安全与规范交付要求。模拟与数模混合样片：PMU、ADC/DAC、AFE 等模块的样片验证。工艺迁移试片：从成熟制程向更先进节点迁移前的验证性流片。小批量试产：量产前的工程批与样品交付。

服务/交付

服务流程为：需求沟通与工艺/面积评估 → 方案与排期确认 → 后端实现或 GDS 检查 → 流片代理与 Mask 制作 → 封装测试对接 → 回片测试与问题分析。项目管理采用 Microsoft Project 规划进度、SVN 管理版本、Confluence 协作、JIRA 跟踪问题，关键节点提前通知客户验收。数据安全方面，公司配备 EDA 服务器、VPN 网关与数据备份机制，并支持远程至客户服务器工作的模式。交付周期视 FAB 拼版排期而定，具体以合同约定为准。

规格参数

• 工艺节点:130nm / 90nm / 65nm / 55nm / 40nm / 28nm / 12nm（含 FinFET）
• 合作 FAB:SMIC、TSMC、UMC、Samsung、GlobalFoundries、HLMC、DB HiTek、VIS 等
• 服务范围:拼版流片代理、后端设计（Netlist 到 GDS）、DFT、封装测试对接
• IP 支持:1660+ 项常用 IP 可选，含加密类自研硅验证 IP
• 封装形式:TQFP、DFN、SOP、ESOP、SSOP、SOT、FCBGA、WBBGA 等
• 交付周期:按拼版排期协商，具体参数请咨询

以上参数以实物及最终方案为准，具体工艺、面积、价格与排期请咨询确认。

联系方式：思立特尔 18013140983；地址：苏州市高新区宝带西路1566号新锐科创中心2号楼903号。